ナノインプリントリソグラフィ

技術詳細

半導体の製造では、シリコンウエハー上へ微細な回路パターンを繰り返し形成します。

現在の主流である光学式露光では、マスクに描かれた回路パターンを光学系で縮小し、ウエハー上の感光材料へ転写します。回路の微細化が進むほど、光源、レンズ、ミラーなどの装置が複雑になり、設備費や消費電力が増大します。

ナノインプリントリソグラフィでは、インクジェット技術を使って液状レジストをウエハー上へ配置し、回路パターンを刻んだマスクを直接押し付けます。紫外線でレジストを硬化させた後、マスクを剥がすことでパターンを形成します。

光学系を介さないため、マスクに形成された微細構造を忠実に転写できる可能性があります。複雑な二次元・三次元構造を一度に形成できることも特徴です。

キヤノンの「FPA-1200NZ2C」は、最小線幅14nmのパターン形成に対応し、5nmノード相当のロジック半導体製造への利用を想定しています。マスク技術をさらに改良し、最小線幅10nm、2nmノード相当への対応を目指しています。

キヤノンは、ナノインプリントによる先端半導体製造時の消費電力を、従来方式の約10分の1へ削減できると説明しています。

ただし、回路を形成できることと、量産ラインで安定して利益を出せることは同じではありません。

半導体は多数の回路層を重ねて製造するため、前の層に対して数nm単位で位置を合わせる必要があります。マスクをウエハーへ直接近づけるため、微粒子による欠陥やマスクの汚染も課題になります。

量産採用には、処理速度、欠陥率、重ね合わせ精度、マスク寿命、装置稼働率、保守費用などを顧客の製造ラインで確認する必要があります。

想定用途

• 先端ロジック半導体
• NAND型フラッシュメモリ
• DRAM
• AI半導体
• 光学素子
• メタレンズ
• 複雑な三次元微細構造
• 半導体製造用ウエハーの平坦化
• 先端パッケージ
• 研究開発用微細加工

技術的課題

• 微粒子による回路欠陥
• マスクの汚染と損傷
• 多層回路の重ね合わせ精度
• 量産時の処理速度
• 装置の連続稼働率
• マスクの製造コスト
• マスクの寿命
• ウエハー表面の平坦性
• 顧客ごとの製造工程への最適化
• 量産歩留まり
• EUV露光と比較した適用工程の確立
• 装置保守体制の構築